「速い CPU」とはどういう意味か？
クロック周波数だけが性能じゃない。
命令数・CPI・アムダールの法則で性能を定量的に理解しよう。
3つの独立した要素で実行時間が決まる
プログラムを実行するために必要な命令の総数。アルゴリズムの効率と ISA（命令セット）に依存。同じ計算でも RISC と CISC では IC が異なる。
1命令を実行するのに必要なクロックサイクル数の平均。パイプライン設計・キャッシュミス・ハザードに依存。理想的なパイプラインでは CPI ≈ 1。
1クロックの長さ（秒）。クロック周波数 f の逆数：t = 1/f。半導体プロセスで決まる。3 GHz なら t = 0.333 ns（333 ps）。
スライダーを動かして数字の意味を体感しよう
T = IC × CPI / f を直接計算してみよう
並列化の効果には必ず限界がある
クロック周波数を上げると消費電力が増大。2004年頃に限界を迎え、それ以来マルチコア化へ転換。
CPU の演算速度とメモリ帯域幅の差が拡大。処理の多くがメモリ待ちになる。
トランジスタ数の倍増ペースが鈍化。チップレット・3D 積層で対応中。
| CPU / 世代 | 周波数 | コア数 | プロセス | TDP | 特記 |
|---|---|---|---|---|---|
| Intel 486 (1989) | 25–100 MHz | 1 | 1 µm | 5 W | 初期 x86 |
| Intel Pentium 4 (2000) | 1.5–3.8 GHz | 1 | 180 nm | 115 W | GHz 競争の頂点 |
| Intel Core 2 Duo (2006) | 1.8–3.0 GHz | 2 | 65 nm | 65 W | マルチコア時代へ |
| Apple M1 (2020) | 3.2 GHz | 8 (4P+4E) | 5 nm | 15 W | RISC（ARM）の逆襲 |
| AMD Ryzen 9 9950X (2024) | 4.3–5.7 GHz | 16 | 4 nm | 170 W | 現行ハイエンド x86 |